# 更新日志

## 0.4.0 — 2026-09-15

- 改为纯前端，可部署到 GitHub Pages（`github.io`），无需本机常开 Flask。
- 在浏览器内解析 Excel、对照引脚、核对 XDC。
- 在线地址：https://alen9966.github.io/fpga-pin-helper/

## 0.3.0 — 2026-08-27

- 支持上传 Vivado 引脚约束文件（`.xdc` / `.txt`），对照当前核心板 + 底板连线。
- 只检查未注释的 `PACKAGE_PIN` 行；`IOSTANDARD`、时钟约束等不批注。
- 行尾追加 `##[核对]` 批注，与 XDC 自带 `#` 注释、以及文件里原有空 `##` 区分开：
  - **正确**：该焊盘接到了底板，且端口名与底板功能能对上
  - **错误**：该焊盘接到了底板，但约束的端口不是这个功能；或同一 `PACKAGE_PIN` 写了两次
  - **多余**：该焊盘在核心板封装上，但没有接到当前底板连接器（如片上 PHY、JTAG）
- 文件末尾追加摘要，并列出底板上有连接、但本约束文件没写的功能。
- 页面上用绿 / 红 / 橙标色，可筛选后下载带批注的文本。

## 0.2.0 — 2026-08-27

- 服务监听 `0.0.0.0`，同一局域网的同事可用本机 IPv4 访问（不要用 `127.0.0.1`）。
- 启动时在控制台打印本机地址和局域网地址。

## 0.1.0 — 2026-08-27

- 自动识别核心板 / 底板 Excel（Altium 引脚表）。
- 按 `IO_L20N_T3_33` ↔ `BANK33_20_N` 规则对照 PL 端。
- 查询表：底板功能、`PACKAGE_PIN`、IO 名称、BANK、连接器脚、丝印。
- 关键字满足任一即可命中；可按 BANK 筛选。
- 未引出、底板其他、核心板其他默认收起；PS 端本版不对照。